2021-12-22 17:10:35 +08:00

289 B
Raw Permalink Blame History

FPGA 笔记

学习路线

  • 参考

  • HDL: verilog/vhdl/systemverilog

  • hdlbits

  • 数电 电路 数字信号处理

  • 开发流程rtl设计 仿真验证 逻辑综合 布局布线 时序收敛 硬件测试