针对adc的片上数字校准系统研究

研究意义

模数转换器是各种数字系统中不可缺少的组成部分，其性能的优劣直接关系整体系统的性能和功能发挥，随着处理器和信号处理技术的不断发展，对adc的性能要求也越来越高，高速高精度已成为信号处理领域必要要求。但是，随着流水线ADC的精度提高的12bit以上时，工艺的偏差导致的电容失配、运放的非理想醒

研究现状分析

研究方案

研究目标
研究内容
拟解决的问题
拟采取的研究方法及可行性分析

citations

[1]丁洋, 王宗民. 一种基于统计的流水线ADC数字后台校准方法[J]. 微电子学与计算机, 2011, 28(2):5. >>>

[1]郭静宜, 李冬梅, 刘力源,等. 一种适用于流水线ADC的数字校准算法的硬件实现[J]. 高技术通讯, 2009(03):290-294. >>>

[1]吴俊杰, 朱从益, 刘海涛. 一种应用于流水线ADC数字校准算法及实现[J]. 现代雷达, 2014, 36(9):44-48. >>>

[1]戴澜, 周玉梅, 胡晓宇,等. 一种流水线ADC数字校准算法实现[J]. 半导体学报：英文版, 2008, 29(5):5. >>>

[1]张文莲. 折叠内插ADC中数字校准电路设计[J]. 电子制作, 2020(13):4. >>>

[1]杨一波. 时分交替ADC系统数字校准算法与FPGA实现[D]. 电子科技大学. >>>

[1] Fukazawa M , Oshima T , Fujiwara M , et al. A CT 2-2 MASH Δ Σ ADC With Multi-Rate LMS-Based Background Calibration and Input-Insensitive Quantization-Error Extraction[J]. IEEE Journal of Solid-State Circuits, 2021, PP(99):1-1. >>>

[1]Moon, Un-Ko, Bang-Sup, et al. Background digital calibration techniques for pipelined ADC's.[J]. IEEE Transactions on Circuits & Systems Part II: Analog & Digital Signal Processing, 1997, 44(2):102-102. >>>

[1] Wei L , Tao W , Temes G C . Digital foreground calibration methods for SAR ADCs[C]// IEEE. IEEE, 2012. >>>

[1]Grace, C. R , Hurst, et al. A 12-bit 80-MSample/s pipelined ADC with bootstrapped digital calibration[J]. Solid-State Circuits, IEEE Journal of, 2005, 40(5):1038-1046. >>>

[1] Lee Z M , Wang C Y , Wu J T . A CMOS 15-bit 125-MS/s Time-Interleaved ADC With Digital Background Calibration[J]. IEEE Journal of Solid-State Circuits, 2007, 42(10):2149-2160. >>>

[1] Shu Y S . Background digital calibration techniques for high-speed, high resolution analog-to-digital data converters[J]. Dissertations & Theses, 2008. >>>

[1] 数据转换器学习与设计

4.9 KiB Raw Blame History Unescape Escape

针对adc的片上数字校准系统研究

研究意义

研究现状分析

研究方案

citations

4.9 KiB

Raw Blame History